G.Skill mit On Die ECC?!

G.Skill mit On Die ECC?! (27 Beiträge, 206 Mal gelesen)

Du bist nicht angemeldet. [ Login/Registrieren ]

Hallo liebe Forum-User,

ich bin dabei mir ein neues System zusammenzustellen. Gestern habe ich meine Liste einen Freund geschickt damit er mal drüber schauen kann. Dieser hat mich bei den gelisteten RAM (G.Skill Z5 Tridient NEO) darauf aufmerksam gemacht, dass diese mit ON-DIE-ECC angeführt werden. Dies hat ihn dann doch sehr gewundert, da dies ein Feature ist, dass normal bei Servern zum Einsatz kommt und normal Motherboards damit meist nicht funktionieren.

Ich habe dann nochmal genauer geschaut und festgestellt, dass alle G.Skill Z5 Modelle auf Geizhals mit Feature getagt sind, auch die RGB-Modelle (wer baut RGB RAM in einen Server?!) Auf der Homepage von G.Skill sind die Modelle mit Non-ECC angeführt.

Auf der QVL-Liste werden die beiden Motherboards, die bei mir in die engere Auswahl kommen (1. ASUS ROG STRIX B650E-E und 2. ASUS TUF GAMING X670E) werden die G.Skill angeführt, obwohl ich sonst nichts zu ECC-Kompabiltät auf der ASUS-Seite finden konnte.

Ich bin alles andere als ein PC Experte und werde durch solche Angaben stark verwirrt.

Hat sich Geizhals bei der Listung vertan? Habe ich was übersehen? Sind die neuen G.Skill die passenden für mein baldiges AM5-System?

Ich würde mich über Hilfe und Rat bezüglich dieser Angelegenheit (bzw. beim Zusammenstellen meines PCs im allgemeinen) sehr freuen.

Habt einen schönen Tag,
Ben

On-Die-ECC ist eine Fehlerkorrektur _innerhalb_ der einzelnen Speicherchips.

Vorteil: Für das Hostsystem ist das vollkommen transparent, es ist kein Support dafür im Speichercontroller erforderlich.

Nachteil: Das Hostsystem bekommt auch nichts davon mit, ob Fehler korrigiert wurden bzw. ob Fehler erkannt, aber nicht korrigiert wurden. Und es korrigiert nur Bitfllpper in der DRAM-Matrix innerhalb des Chips. Den eigentlichen Transfer auf dem Speicherbus sichert das nicht ab.

Wenn Du letzteres willst, musst Du daher auch On-Die-ECC immer noch mit klassischem ECC kombinieren. Deshalb gibts auch mit On-Die-ECC immer noch Module mit und ohne den Extra-Chip für die zusätzlichen Bits (ECC/Non-ECC). Und für _den_, sofern vorhanden, brauchst Du dann auch Unterstützung im Speichercontroller, sonst bringt er Dir nichts.

Die Details der Implementierung sind herstellerspezifisch und normalerweise nicht dokumentiert. Da gabs aber auch schon ein Forschungsprojekt, das zu dem Thema nicht nur ein Paper, sondern sogar seine Software veröffentlicht hat:
https://github.com/CMU-SAFARI/BEER

Danke für deine rasche Antwort.

BEER habe ich im Kühlschrank und auch ganz gerne mal vor mir stehen. Natürlich gönne ich auch meinen RAM ein oder zwei BEER, vorausgesetzt, dass er dann noch auf meinem Motherboard funktioniert.

Ich recherchiere eigentlich recht gerne, aber das Paper (bzw. habe ich mir das Video dazu angeschaut) übersteigt mein Verständnis bzw. meine Bereitschaft mich mit technischen Feinheiten auseinanderzusetzen, dann doch deutlich.

Ich habe ein Video von Linus Tech Tips zum Thema gesehen, in welchen betont wurde, dass manche AM5 Boards jetzt auch ECC vertragen, dies allerdings explizit bei den Motherboard-Eigenschaften angegeben wird. Hierzu kann ich weder beim ROG STRIX noch beim TUF was finden. ECC ist kein Feature das ich unbedingt brauche haben will.

Ich würde einfach gerne wissen ob die G.Skill Z5 NEO (trotz) der Angabe ON-DIE-ECC mit den AM5 gut kompatibel ist, und zwar, wenn möglich, ohne mir ein Diplom in Elektro-Technik aneignen zu müssen.

Beste Grüße,
Ben

15.03.2023, 16:14 Uhr - Editiert von Nirjin, alte Version: hier

ECC ist kein Feature das ich unbedingt brauche haben will.

Normalerweise würde man das inzwischen langsam haben wollen, weil die Wahrscheinlichkeit für zufällige Bitflipper durch kosmische Hintergrundstrahlung in den letzten Jahrzehnten von "alle 100 Jahre mal" auf "mehrmals täglich" gestiegen ist. Aber genau gegen die gibts ja jetzt On-Die-ECC. Denn _dagegen_ hilft es und da muss der Host auch nicht unbedingt etwas davon mitbekommen, denn es ist ja nur ein random event und kein Hinweis auf eine fehlerhafte Speicherzelle (bzw. eine die infolge von Alterung gerade anfängt, matschig zu werden).

Das ist eine kostengünstige Lösung für ein langsam auch im Heimbereich und auf Meereshöhe real werdendes Problem, mit der man externes ECC vermutlich wieder eine ganze Zeitlang vermeiden kann. Ich persönlich hätte mich mehr gefreut, wenn der Speichermarkt stattdessen auf echtes ECC für alle umgeschwenkt wäre, aber selbst mit Economies of Scale macht ECC ein Modul in der Herstellung halt immer noch um etwa 12.5% teurer (was deutlich weniger wäre als im Moment an Aufpreis verlangt wird, aber in einem preissensitiven Markt vermutlich immer noch zuviel). On-Die hat zwar die erwähnten Limitierungen, aber dafür dürften die Mehrkosten dafür auch nahe 0 liegen.

Etwas kritisch sehe ich dennoch, dass man damit theoretisch auch solche Dies noch verkaufen könnte, die schon ab Werk eher wackelig sind, weil das On-Die-ECC das weit genug gerade biegt, dass eine herkömmliche Validierung nichts davon mitbekommt. In diese Richtung geht auch das Paper, das zugegeben sehr technisch ist.

Und jemand, der externes ECC nutzt, wüßte vielleicht auch gern frühzeitig über Fehler im Werden Bescheid. Und nicht erst, wenn sie schon so zahlreich sind, dass sie trotz On-Die-ECC auf den ECC-Controller durchschlagen.
Aber das betrifft nur den High-Availability-Bereich.

Ich würde einfach gerne wissen ob die G.Skill Z5 NEO (trotz) der Angabe
ON-DIE-ECC mit den AM5 gut kompatibel ist, und zwar, wenn möglich, ohne mir
ein Diplom in Elektro-Technik aneignen zu müssen.

Tschuldigung, wenn ich das nicht klar genug formuliert habe - On-Die-ECC ist gegenüber dem Mainboard vollkommen transparent. Ignorier die Angabe einfach. Den Link hatte ich nur angefügt, weil es so ziemlich die einzige mir bekannte Stelle im Web ist, wo man etwas detaillierter erfährt, was On-Die-ECC eigentlich ist und macht. Ich zähle zu den Leuten, die immer gern etwas genauer wissen wollen, was in ihrer Hardware so passiert. Und bei manchen Themen sind solche Infos einfach sehr rar. Von LTT und Co. brauchst Du auf dem Level schon mal gar nichts zu erwarten, das würde denen nur die Zielgruppe abschrecken.

Dieser Beitrag bezieht sich auf eine ältere Version des beantworteten Postings!

Du brauchst dich nicht zu entschuldigen. Du hast dir ja richtig Mühe gegeben mir das erklären zu wollen (also danke). Meine technisches Interesse und Verständnis würde ich zwar um einiges höher als das, von einem Durchschnitts User (oder gar Konsolero) einschätzen, liegt aber wohl eher auf dem Niveau der LTT, GN, IgorsLab Zielgruppe.

Mein Diplom-Kommentar war auch nicht böse gemeint.

Ich sage natürlich nie nein zu nützlichen Extra-Gedöns, muss halt funktionieren und mit allen anderen Dingen im System kompatibel sein. Darum meine Frage.

15.03.2023, 17:36 Uhr - Editiert von Nirjin, alte Version: hier

Servus Nirjin,

"on-die ECC" ist eine Funktion, welches fix Bestandteil aller DDR5 Speichermodule ist.
Es ist zwar theoretisch möglich (= laut Standard erlaubt), dass es DDR5 Speicherriegel ohne "on-die ECC" geben würde, aber bisher wurden solche Module nicht angeboten.

"on-die ECC" ist eine Funktionalität, welche die Daten "im RAM" quasi konserviert und in gewissem Umfang vor Speicherfehlern schützen kann.

Was ihr gemeint habt - was z.B. auch bei Server zum Einsatz kommt - sind echte "ECC RAM". Dabei handelt es sich um eine Technik, bei welcher auch die Übertragung zum RAM quasi vor Übertragungsfehlern geschützt wird.

Das darf man aber nicht verwechseln oder gar gleichsetzen.

"ECC" steht (wenn man es allgemein -auch abseits von RAM- betrachtet) einfach nur für "Error Correction Code" bzw. "Error Checking and Correction" und sagt nur aus, dass es ein Fehlerkorrekturverfahren gibt. So etwas kann in unterschiedlichen Zusammenhängen bzw. Anwendungen vorkommen.

Bei dem neuen PC brauchst du dir jedenfalls keine Sorgen wegen "on-die ECC" bei den DDR5-RAM Riegeln machen - das hat schon seine Richtigkeit so.

LG,

LL

Danke Langlaeufer,

das wollte ich wissen.

Schönen Tag.

p.s.: bin neu hier, kann soll ich diesen Beitrag irgendwie als "Solved" markieren?

p.s.: bin neu hier, kann soll ich diesen Beitrag irgendwie als "Solved"
markieren?

Das musst du nicht.

Wenn du nicht mehr möchtest, dass jemand was in den Thread schreibt, kannst du in deinem ersten Posting auf "Stop" klicken - dann kann man nichts mehr dazu schreiben.

In diesem Forum lassen wir die Threads/Themen aber meistens offen. Manchmal hat jemand nach einiger Zeit noch eine Meldung dazu, dann ist es praktisch, wenn die Diskussion nicht - wie in anderen Foren üblich - beendet wurde.

Schönen Tag.

Danke, dir auch!

LG,

LL

dann ist es praktisch, wenn die Diskussion nicht - wie in anderen Foren üblich
- beendet wurde.

Das ist übrigens einer der Gründe, warum ich so gerne hier bin. Ich hoffe, das bleibt so. Der gelegentliche Spam in Uralt-Threads ist zwar manchmal nervig, aber jetzt auch nicht so zahlreich, dass man Threads deswegen proaktiv schließen müßte.

finde ich gut!

Danke nochmal.

Gute Erklärung.

btw haben auch die CPU Caches ECC für ein paar Bit.

Alles zusammen wird einmal zum Weltuntergang führen, weil die automatische Korrektur bei mehr Fehlern kompletter Humbug sein kann.

Oder man verwendet die Algorithmen aus dem Quantencomputing, wo man grundsätzlich alle Daten als "statistisch (in)korrekt" betrachtet.

btw haben auch die CPU Caches ECC für ein paar Bit.

Teilweise. Also eher in den äußeren Leveln. ECC kostet Zeit, und der L1 Cache wird so schon immer langsamer (früher waren mal 3 Zyklen Latenz normal, dann wurden es zunehmend 4, inzwischen gibts teilweise schon 5). Da hat simples Parity schon noch seine Daseinsberechtigung. Denn so lange der Cache inklusiv ist, kann man sich ECC auch schenken, bei Parity-Fehlern kann man sich die Daten ja einfach aus dem nächsten Level nochmal holen.

L1i sind in der Regel nur mit parity abgesichert, L1d ist allerdings schon länger mit eigenem ECC versehen, da im Gegensatz zu Instruktionen wesentlich anfälliger für Fehler und man bei modernen CPUs durch Write Coalescing schon lange nicht mehr davon ausgehen darf, dass die Inklusivität zu jedem Zeitpunkt gegeben ist (bei CPUs mit NINE caches sowieso nicht, dort braucht jeder einzelne Cache-Level seine eigene Fehlerkorrektur).

Ja, das gabs zwischendurch immer mal. Ich glaube, das erste Mal, dass mir ECC-Cache begegnet ist, war beim P2, allerdings damals nur für L2 soweit ich mich erinnere - und der damals noch extern war, gabs auch Versionen ohne.

Auf dem L1D war das glaube ich beim K10 (oder hatte der K8 das auch schon?), bei Bulldozer hatte man sich dann wieder für Parity entschieden. Wie es bei aktuellen Ryzen oder *Lakes aussieht, ehrlich gesagt keine Ahnung. Aufgrund der zunehmenden Latenzproblematik ging mein Bauchgefühl eher von Parity aus. Oder steigt sie gerade deshalb, _weil_ man inzwischen auch im L1 auf ECC setzt? Leider zählt sowas zu den Informationen, die man nur selten finden kann. Übrigens ebenso wie exklusiv vs. inklusiv (OK, wenn man die CPU schon hat, kann man sie zumindest danach befragen

Oder gibts da irgendwo in den Tiefen des Webs eine mir unbekannte Seite, die sowas auflistet?

> Leider zählt sowas zu den Informationen, die man nur selten finden kann

https://www.amd.com/system/files/TechDocs/56665.zip für Zen 3 zumindest, Kapitel 2, Seite 24, schön eingebettet in einer Textwand, aber inkonsistent, da unter L2 und L3 kein Wort über ECC verloren wird, obwohl so ziemlich jede halbwegs aktuelle CPU SEC-DED für Daten und DEC-TED für die Tags (zumindest im L2) nutzen sollte.

> Oder gibts da irgendwo in den Tiefen des Webs eine mir unbekannte Seite, die sowas auflistet?

Wäre mir jetzt nicht bekannt. Kanter hatte sowas früher immer in Forenbeiträgen vergraben, aber die Zeiten, in denen der über tagesaktuelle Mikroarchitekturen berichtete sind schon lange vorbei. Zum Leidwesen aller die sich an der grottenschlechten Qualität des selbsternannten "Tech-Journalismus" reiben.

Edith: Weil ich das mit der Inklusivität/Exklusivität nicht näher beleuchtet hab: Die hat sich seit 2017 nicht mehr nennenswert geändert, außer dass Intel seit Tiger Lake den L2 auch bei Client-CPUs nicht mehr in den L3 repliziert und dass sich bei der pLRU ein paar kleinere Anpassungen ergeben haben. Der Abel hat soweit ich mich erinnern kann mal replacement policy Benchmarks durchgeführt, aber die Liste wurde zuletzt mit Ergebnissen von ICL befüllt.

16.03.2023, 10:08 Uhr - Editiert von scientificallyilliterate, alte Version: hier

> Dies hat ihn dann doch sehr gewundert, da dies ein Feature ist, dass normal bei Servern zum Einsatz kommt und normal Motherboards damit meist nicht funktionieren.

TL;DR: On-Die ECC ist ein nutzloses Marketinggimmick und beisst sich nicht mit der QVL, move on.

_Side-Band ECC_ ist ein Workstation- und Server-Feature, nur hat das mit On-Die "ECC", welches JEDEC als Feel good gag in den Standard gegossen hat, nur sehr wenig zu tun.

Vorteile von On-Die ECC: Es ist transparent.

Nachteile: Es ist transparent. Wenn *insert random e-commerce here* dir ein Packerl mit der Post schickt und die Post dir hoch und heilig verspricht, dass bei "Übernachtungen" im Umschlaglager alles voll toll und super sicher ist, hilft's dir keinen Meter wenn der Postler b'soffn durch die Gegend fährt und auf's Packl brunzt und scheißt, da kommt am Ende nur Jauche bei rum.

Des Weiteren ist die Korrektheit der Implementierung nicht nur von den Speicherbausteinen, sondern auch von der jeweiligen Rank-Konfiguration der DIMMs selbst abhängig, da man - je nach Organisation - andere Coding-Schemata einsetzen muss, um nicht außerhalb der Eingriffsgrenzen herumzuturnen und fehlerhaft korrigierte Daten an den Speichercontroller zu liefern. Ist die Konfiguration im SPD verhunzt -> Fail.

> Sind die neuen G.Skill die passenden für mein baldiges AM5-System?

Wenn sie auf der QVL sind und die Modellnummer exakt übereinstimmt dann dürfte es nur in Ausnahmefällen (bspw. Module mit absurd hohen Taktraten oder irgendwelche automatischen "OC Enhancement"-Routinen des Mainboards) zu Problemen kommen.

Danke für den Beitrag. Die On-Die-ECC hat meinem Kumpel, der sich ein bissl besser auskennt als ich, aber jetzt auch schon seit ein paar Jahren eigentlich nur noch mit dem komischen Obst mit Bissspuren beschäftigt halt etwas gewundert und ich wollte sicher gehen, dass alles miteinander in Harmonie in meinem Gehäuse leben kann.

Bezüglich Modellnummer:

Die Nummer F5-6000J3038F16GX2-TZ5NR habe ich gefunden/ist gelistet. Das selbe nur ohne R am Schluss (also F5-6000J3038F16GX2-TZ5N) allerdings nicht. Der einzige für mich erkenntliche Unterschied (neben dem R am Schluss) ist, dass die Nicht-R Variante kein RGB hat. Das kann die Komptabilität wohl nicht beeinflussen oder übersehe ich da was? Ich persönlich kann gerne auf RGB verzichten (Gehäuse steht unter dem Tisch und 17 Euro Aufpreis ist mir dieses Gaming-Feature eigentlich auch nicht wert).

Generell kann es sein, dass ich noch ein anderes Modell Z5 Trident NEO von G.Skill zurück greifen werde. Es soll ein 7800x3d verbaut werden und ich werde noch erste Reviews bezüglich optimaler Speichergeschwindigkeit abwarten.

Liebe Grüße, feinen Tag/Abend,
Ben

15.03.2023, 18:42 Uhr - Editiert von Nirjin, alte Version: hier

Die Nummer F5-6000J3038F16GX2-TZ5NR habe ich gefunden/ist gelistet. Das selbe
nur ohne R am Schluss (also F5-6000J3038F16GX2-TZ5N) allerdings nicht. Der
einzige für mich erkenntliche Unterschied (neben dem R am Schluss) ist, dass
die Nicht-R Variante kein RGB hat. Das kann die Komptabilität wohl nicht
beeinflussen oder übersehe ich da was?

Du übersiehst nichts.

https://geizhals.eu/?cmp=2815884&cmp=2815824&active=1

Bei G.Skill steht der Wert hinter dem zweiten Bindestrich nur noch für die Designvariation.
Um welches Modell es sich technisch handelt, ist mit den vorderen zwei Teilen der Herstellernummer klar definiert.

Da kann es auch eine ganze Reihe vermeintlich verschiedener Module geben, welche sich nur optisch unterscheiden.
z.B.
https://geizhals.eu/?cmp=2722030&cmp=2722031&cmp=2719804&cmp=2719809&cmp=2719844&cmp=2719840&active=1

LG,

LL

Wie Langläufer schon richtig angemerkt hat ist alles hinter dem - lediglich eine Designvariation, welche auf die Spezifikationen der DIMMs keinen Einfluss hat. Bzgl. Geschwindigkeit würde ich einfach mit dem Sweetspot mitgehen den AMD selbst empfiehlt und qualifizierte 6000er DIMMs nehmen, alles andere ist Geldverschwendung, insbesondere bei Zen 4 CPUs mit 3D Cache.

Dieses Forum ist eine frei zugängliche Diskussionsplattform.
Der Betreiber übernimmt keine Verantwortung für den Inhalt der Beiträge und behält sich das Recht vor, Beiträge mit rechtswidrigem oder anstößigem Inhalt zu löschen.
Datenschutzerklärung