Re: Re: Re: Re: wann kommt PALOMINO und was kann er ?
Geizhals » Forum » Hardware-Allgemein » wann kommt PALOMINO und was kann er ? (19 Beiträge, 15 Mal gelesen) Top-100 | Fresh-100
Du bist nicht angemeldet. [ Login/Registrieren ]
.  Re: wann kommt PALOMINO und was kann er ?  (PyroTFD am 17.04.2001, 12:55:34)
....  Re: Re: Re: Re: wann kommt PALOMINO und was kann er ?  (Zaphod am 18.04.2001, 10:34:35)
.....  Re: Re: Re: Re: Re: wann kommt PALOMINO und was kann er ?  (Michael am 19.04.2001, 18:29:19)
....
Re: Re: Re: Re: wann kommt PALOMINO und was kann er ?
18.04.2001, 11:58:07
also entweder gibt's da ein missverständnis oder ich habe mich
unverständlich ausgedrückt.

Also: die Palomino Pipeline bleibt genau gleich lang (das ist
mittlerweile sicher), weil einserseits das CMOS Layout so nur wenig
modifiziert werden muss, andererseits eine kürzere Pipeline
schnellere Taktfrequenzen VERBIETET. Mein Gedanke war, dass AMD
früher oder später die Pipeline verlängern muss (wie es Intel mit
dem P4 getan hat) was zwar LANGSAMER (im Takt zu Takt Vergleich)
ist, aber höhere Taktfrequenzen ermöglicht (das P4 Design hat
Potential bis 5-6Ghz). Dazu mehr hier.

Branch Predicition hat ausserdem nichts mit Rechenfehlern zu tun.
BP macht nichts anderes als bei conditional statements die
wahrscheinliche Entscheidung vorherzusagen und den nächsten
Rechenprozess gleich in die Pipeline zu schicken. Eine kurze
Pipeline kann schneller geflusht (beim P4 steht die BP an Stelle 19
(!) in der Pipeline => 18 zyklen verloren bei misprediction)  
werden und ist bei schlechter BP von Vorteil.

ABER: Aufgrund des absoluten Charakters der Lichtgeschwindigkeit
und dem schnellen Nähern zur Molekülgrösse kann Taktfrequenz nicht
mehr nur durch shrinking und lossreduction (z.B. Kupfer statt
Aluminium, Silicone on Insulator, ...) erreicht werden. Die Zeit
die ein Impuls von a nach b (am chip) braucht, wird so lange, dass
die Latenz der eizelnen Stages einer normalen Pipeline nicht mehr
ausreicht um ab einer bestimmten Taktrequenz noch schnell genug
arbeiten zu können. Eine Antwort ist die tiefe Pipeline des P4, der
das kurze staging der P6 Pipeline aufsplittet und damit die
Latenzzwit der einzelnen Units sehr stark verringert.

Allein aus Marketinggründen (Mhz!) gehört diesem Ansatz die
Zukunft. Das AMD Design stösst gerade an seine Grenzen und mein
Gedanke ist, dass die Texaner bald ein neues Design nachschieben
wird müssen...

strider
Antworten PM Alle Chronologisch Zum Vorgänger
 
Melden nicht möglich
 

Dieses Forum ist eine frei zugängliche Diskussionsplattform.
Der Betreiber übernimmt keine Verantwortung für den Inhalt der Beiträge und behält sich das Recht vor, Beiträge mit rechtswidrigem oder anstößigem Inhalt zu löschen.
Datenschutzerklärung