Re(4): Naja - schau ma mal...
Geizhals » Forum » Hardware-Allgemein » Nun isses offiziell: VIA gibt Pfusch bei Athlon Chipsatz-Konzept zu (incl. KT333!) (30 Beiträge, 160 Mal gelesen) Top-100 | Fresh-100
Du bist nicht angemeldet. [ Login/Registrieren ]
.  Naja - schau ma mal...  (Zappa F. am 08.06.2002, 01:27:54)
..  Re: Naja - schau ma mal...  (KarlToffel am 08.06.2002, 01:44:19)
..  Re: Naja - schau ma mal...  (KarlToffel am 10.06.2002, 17:45:20)
...  Re(2): Naja - schau ma mal...  (Zappa F. am 10.06.2002, 23:45:24)
....  Re(3): Naja - schau ma mal...  (KarlToffel am 11.06.2002, 22:49:38)
.....  Re(4): Naja - schau ma mal...  (Zappa F. am 12.06.2002, 00:50:47)
.....
Re(4): Naja - schau ma mal...
12.06.2002, 01:31:09
Du hättest ruhig weiterzitieren können, denn Bus-Parking nicht zu unterstüzten hat ja keine gravierenden negativen Folgen:

"Bus Parking" bedeutet lediglich, dass in Idle-Phasen des Busses dennoch ein PCI-Master-Device den Bus belegen ("parken") darf. Dies kann entweder ein vorher festgelegtes Device sein oder das Device, welches zuletzt auf den Bus zugegriffen hatte (was in der PCI-Spezifikation empfohlen wird). Diese Prefetch-Logik (ähnlich dem vorausschauenden Laden von Daten oder Befehlen in den CPU-Cache beim Pentium III Tualatin, Pentium 4 oder AMD-Prozessoren mit Morgan-, Palomino- bzw. Thoroughbred-Core) spart im Erfolgsfall einen Clock-Zyklus, da die Zugriffsanforderung des entsprechenden Devices entfallen kann. Falls ein anderes Device den Zugriff auf den PCI-Bus anfordert, hätte es sich sowieso anmelden müssen, somit wird auch keine Performance verschenkt.

Das Hauptproblem von VIAs PCI-Bus ist jedoch die eigentliche Arbitrierung, d.h. die Verwaltung der Zugriffsanforderungen der verschiedenen PCI-Master-Devices wie RAID-, SCSI- oder Soundkarten sowie die Regelung der gleichzeitigen Nutzung des PCI-Busses, also die Verteilung der Bandbreite, was ein sehr komplexer Vorgang sein kann. Entscheidend ist hier, dass die Umsetzung der Arbitrierung nicht in der PCI-Spezifikation festgelegt wurde.

VIA ist hier einen sehr einfachen Weg gegangen, indem jedem PCI-Master-Device ungeachtet seiner Bedürfnisse lediglich eine starre und unflexible Nutzung des PCI-Bus zugestanden wird, was im extremsten Fall dazu führen kann, dass das PCI-Master-Device bei laufendem Datentransfer einfach vom Bus getrennt wird - somit werden die Probleme mit bestimmten Soundkarten sowie Dateikorruption z.B. beim Packen großer Archive leicht verständlich. Bei hoher PCI-Last schafft es der VIA-Algorithmus schlicht und ergreifend nicht, Bandbreite und Zugriffe dynamisch und bedarfsgerecht zu arbitrieren. Hierdurch erklärt sich auch die schlechte Burst-Performance beim Zugriff auf den Festplattencache. VIA erlaubt max. einen Datenblock von 96 Bytes pro Burstphase, danach wird der Vorgang unterbrochen und eine neue Adresse angefordert, die Performance geht in den Keller. Intel-Chipsätze hingegen können pro Burstzyklus ein Paket von max. 4096 Bytes übertragen. Bleibt festzuhalten, dass Intel diese Vorgänge von Haus aus schon lange ohne Probleme beherrscht und keine Bugfixes oder sonstige Updates benötigt...

usw. usf.


[  ] Geizhals
[X] Privatmeinung

Antworten PM Alle Chronologisch Zum Vorgänger
 
Melden nicht möglich
.....  Re(4): Naja - schau ma mal...  ([Eliot] am 12.06.2002, 01:33:42)
...  Re(2): Naja - schau ma mal...  (estranged am 11.06.2002, 01:16:45)
.  schön langsam wirds faaaaaaaaaaaaaad  (bender am 09.06.2002, 01:14:32)
..  Re: schön langsam wirds faaaaaaaaaaaaaad  (Prophet am 11.06.2002, 10:36:34)
 

Dieses Forum ist eine frei zugängliche Diskussionsplattform.
Der Betreiber übernimmt keine Verantwortung für den Inhalt der Beiträge und behält sich das Recht vor, Beiträge mit rechtswidrigem oder anstößigem Inhalt zu löschen.
Datenschutzerklärung